一、基于VHDL语言的FPGA设计（论文文献综述）
陈卫兵,陈曙光[1]（2020）在《“FPGA”课程教学模式的改革研究》文中提出现代电子技术的不断发展促使"FPGA"课程教学不断变革。本文阐述了目前"FPGA"课程在理论、实验等方面的教学特点,就该课程在当前创新人才培养模式下的教学改革进行了深入、系统的探讨,并且根据教学实践给出了具体的改进建议。
代全炜[2]（2019）在《基于FPGA的1553B总线远置终端的设计》文中研究表明MIL-STD-1553B（数字式时分制指令/响应型多路传输数据总线）是用于数据交换的综合航空电子系统设备之间的链接,是为飞机开发的一种信息传输设备总线。1553B总线经过不断的改进发展,已经广泛应用于军用、民用各领域。通常1553B远置终端依赖进口的专用协议芯片,关键技术受制于人。为此,本文采用软件仿真及实验的方法,开展FPGA 1553B总线远置终端的研究,以期达到替代进口协议芯片的目的。得到了以下主要结果:1、设计了基于FPGA的1553B总线远置终端的方案,并完成了软件仿真验证。采用自顶向下方法,进行了逻辑模块的划分、算法的设计、时序的仿真与综合,验证了方案的可行性。仿真表明,最大频率可达到112.874Mhz,代码覆盖率为86.2%,满足1553B总线功能要求。2、设计和搭建了板级硬件平台,完成了 FPGA的1553B远置终端方案的验证。以国产SMQV600CQ240 FPGA芯片为处理器,建立板级硬件平台,结合仿真测试卡对远置终端进行通讯实验验证。结果表明,传输速率为协议规定的1Mb/s,状态响应时间为8μs,满足协议的功能。
徐厚意[3]（2019）在《基于FPGA的智能交通信号控制系统设计》文中提出经过长期探索,人们发现结合当前高速发展的电子技术,信息技术以及计算机技术,将路、车、人三者统一起来,进行系统的规模化布局,诞生了智能交通系统,能够有效维持城市道路的畅通以及确保机动车辆的运行安全。而在整个智能交通系统之中,其核心部分为交通信号控制系统。现场可编程门阵列FPGA的出现,延续了专用集成电路的核心理念,这种半定制的设计电路,很好地弥补了定制电路的诸多缺陷,并能够充分利用到交通信号控制系统中。该系统的研究和设计逐步成为目前各国研究和发展智能交通系统的主要方向。本文首先分析了智能交通信号控制系统设计的研究背景,然后论述了智能交通信号控制系统、可编程逻辑器件的国内外研究现状、江西省赣州市交通秩序情况以及FPGA技术的当前发展和交通工程应用前景。其次,阐述了智能交通控制系统的技术理论和功能需求,并详细介绍了智能交通信号控制系统设计方案的整体框图和相关技术理论。然后,分析了智能交通信号控制系统使用的关键技术,其中的FPGA技术从原理、结构和发展方向上进行了说明,并对硬件功能实现所使用的技术原理和设计工具进行了介绍。接着设计了赣州市智能交通整体方案中交通信号控制系统的设计方案及FPGA技术的功能体现。给出了智能交通信号控制系统各个子模块的设计过程和仿真结果,具体包括车流量统计模块、时钟模块以及交通信号控制模块,交通信号灯的实际优化效果体现。最后对全文内容进行了总结,并列举出了该系统存在的一些缺陷,对未来该系统的改进和优化思路进行了展望。
唐一哲[4]（2019）在《双通道自动化高压直流绝缘电阻测试仪的设计与实现》文中指出电缆网的绝缘电阻测试项目是电缆车间生产测试交付用户使用的必经流程。电缆网一般由多根多芯电缆,外表绝缘蒙皮和相关电气连接接插件组成,通过对电缆网的绝缘电阻的测试可以在产品出厂前发现生产过程中是否有电缆网连接错误,接插件不该连接的点误连接的问题,保障产品质量。目前,电缆生产车间对所生产的复杂大型电缆网的绝缘电阻进行测试的仪器是上世纪90年代生产的老式人工操作兆欧表,占用大量人力物力,不能满足车间生产和检验任务的要求。通过对车间操作人员和质量检验人员的走访调查,发现他们对快速测试复杂电缆网阻值有迫切的要求,本课题调研了上一代兆欧表的原理,综合新提需求,提出了控制人机交互的上位机软件、根据测试需要切换测试点位并采集电阻数据的下位机硬件两大部分组成的绝缘电阻测试仪的方案。上位机软件包括绝缘测试模块,测试结果保存模块,校准电阻模块,电压校准通道模块四部分。绝缘测试模块功能为将电缆网的绝缘电阻阻值显示在电脑桌面上;测试结果保存模块功能为保存测试结果到电脑硬盘供查看或打印,电压校准通道模块功能为校准电源板产生的电源电压,校准电阻模块功能为通过标准电阻箱得到电阻测试的标定数据。下位机由FPGA控制板、ADC采样板,继电器板,高压电源板组成,FPGA控制板起到接收上位机控制命令,传送测试数据回上位机的作用。高压电源板产生不同电压,继电器板通过FPGA控制板发来的命令,控制不同点位继电器的开关,ADC采样板采集总电压值和被测设备两端的电压值。设备研制完成后,组织车间工作人员与车间正在使用的兆欧表在同等测试条件下进行了对比测试,工作人员普遍反映该绝缘电阻测试仪操作简单,人机界面友好,测试速度快,测试精度高,无漏检错检现象,工作效率大大提高,总体来说,实现了课题的研制目的。
于朋辉[5]（2019）在《基于FPGA的CCD漂移扫描成像控制技术的研究》文中进行了进一步梳理随着光电技术的发展,由于CCD具有小体积、成本低、重量轻的特点,现如今在光电成像和检测领域应用的越来越广泛。相对于CMOS图像传感器,CCD在灵敏度、噪声控制、分辨率等多个方面都有很大的优势。半导体集成技术的提高,为国防建设以及在科学研究中如何更快更好的获取光电信息提供了技术支持。为了空间碎片检测和目标识别方向更好的发展,对于CCD及其漂移扫描技术的研究就显得越来越有必要。如今对于在天文观测方面的要求的增多,传统模式下CCD累积露光观测模式无法完全满足要求,成像的精确度不够,并且也无法同时对多个目标进行同时观测,而这时候用到CCD漂移扫描模式就可以很好的解决问题。本论文所做的工作内容如下:1.介绍了 CCD及漂移扫描的发展现状,对CCD及漂移扫描的工作原理及相关的技术进行了简述。介绍了 CCD的结构和分类,阐述了 CCD漂移扫描技术的原理,在CCD的线阵和面阵中间从结构和功能上做出分类,对CCD漂移扫描模式和凝视模式这种做出了对比,简单的对CCD漂移扫描成像技术方案进行了说明。2.在CCD漂移扫描成像技术方案下,设计了 FPGA的时序电路板,板子的主要功能是在FPGA为主核心,输出和控制CCD的时序信号。主要是为了能精确控制CCD并行转移脉冲频率,使CCD电荷转移速度与运动目标像点在CCD感光面上的运动速度一致。内容上从APA600-PQ208型号的FPGA的选取,板子的电源模块,周围电路和输出信号部分做了设计部分的说明。3.软件部分,用VHDL语言在软件Xilinx ISE设计CCD47-20的驱动时序,根据CCD47-20对各个信号的要求,依据方案,查看示意图对时序产生的顺序和原理做了解释,对于各阶段时序进行设计。4.在对FPGA时序板进行调试和用ISE软件对编写的时序进行仿真之后,连通电路,通过JTAG将写好的程序烧入到FPGA电路板内,在示波器上观察是否显示波形,输出的波形是否与要求波形一致。无误之后,把需要的FPGA时序板加入整个系统内,做实验来验证CCD漂移扫描成像技术对比凝视模式下的优势。实验结果表明,通过对比CCD漂移扫描模式和凝视模式下目标在静止和运动中的图像,发现图像在信噪比和能量集中度方向比在凝视模式下更好,误差更小。
李双巧[6]（2018）在《基于RNS的数字滤波器的FPGA设计与实现》文中研究指明随着现代通信技术的飞速发展,作为数字信号处理（Digital Signal Processing,DSP）基本组成单元的有限脉冲响应（Finite Impulse Response,FIR）滤波器,因其易于实现、稳定和线性相位等特性,从而被广泛应用于语音及图像处理、降噪、脉冲形成等多个DSP领域中。然而,在当今超高速信息流的背景下,传统二进制补码系统（Traditional two’s Complement System,TCS）下的FIR滤波器已经难以实现对实时性和高精度的双重要求。延时是影响滤波器速度的一个非常重要的参数。作为一个乘加密集型的器件,二进制加法器和乘法器的性能受进位链传播延时的影响。因此,努力降低进位链传播延时,提高算术单元的运算效率一直以来是人们研究的重点。余数系统（Residue Number System,RNS）作为一种无权系统,具有天然的并行性及容错性强等特点,成为高性能FIR滤波器设计的一种新选择。本文针对位宽较大的输入,以{2n-1,2n,2n（10）1,2n-1-1,2n（10）1-1}为余数基,在RNS的基础上设计了一个高阶FIR低通滤波器及双正交小波滤波器组。为了提升滤波器的运算速度,本文对并行前缀结构的模加法器进行了研究,并给出了一个基于三位前缀运算单元的模2n-1加法器结构。该结构可同时计算三个前缀运算对,相较于普通并行前缀模2n-1加法器减少了一个前缀运算级。此外,这种模2n-1加法器不仅获得了更好的速度,其计算结果还具有0的唯一表示。本文利用进位保留加法器（Carry Save Adder,CSA）树结构的纯组合逻辑电路,实现了二进制数到余数的转换。相较于一般抽头中乘法器级联加法器的结构,本文所设计的滤波器在抽头中将累加运算合并到乘法器的部分积求和中,从而用一个全加器替代了模加法器的使用,使得电路运算时间进一步减少。此外,通过对CSA计算的中间结果取模,避免了加法运算引起的位宽增加,从而降低了整个运算的复杂度。本文在FPGA上实现了一个基于RNS的高阶FIR低通滤波器。该滤波器的输入经过前向转换器由二进制转换为余数表示形式,并在多个并行的通道中独立完成运算,最后经过后向转换器将余数形式的输出转换为一般二进制形式。软件仿真与硬件测试结果表明,该RNS FIR低通滤波器能够较好地实现对高频信号的滤波功能。利用软件进行综合,可得到该滤波器的最大工作频率为341.30 MHz,功耗为2469 mw。通过对表征电路性能的优值进行比较,本文所实现的基于RNS的FIR低通滤波器具有更好的性能。此外,为进一步探讨RNS对数字滤波器运算速度、功耗方面的影响,本文在FIR滤波器的基础上,实现了一个基于RNS的双正交小波滤波器组。该小波滤波器组的滤波子通道由两个高通FIR滤波器和两个低通FIR滤波器构成。通过软件仿真与硬件测试,该滤波器组能够正确实现对噪声信号的过滤。通过综合、编译后,可得到RNS双正交小波滤波器组的最大工作频率为391.42 MHz,功耗为805mw。通过对优值的比较,本文所实现的基于RNS的滤波器组获得了较其他设计更优的性能。
桑林海[7]（2014）在《基于VHDL的FPGA工程模块划分和关系研究》文中进行了进一步梳理人类对于空间及外太空努力不倦地探索促进了航天领域和卫星技术的急速进步。工作在宇宙空间中的各类星载系统会受到宇宙射线中带电粒子的轰击,使集成电路产生瞬时故障,即常见的单粒子翻转现象。这些只引起了存储器内部数据变化,可能会导致器件异常情况。为了更好地综合考虑电子系统的可靠性能和施加防护措施带来的代价影响,将整个FPGA工程按照电路功能划分为若干个功能模块,通过分别研究各功能模块的可靠性能和代价模型,从而在兼顾总体可靠性能和代价的前提下,找到最佳的防护措施集合。本文介绍了一个C语言对基于VHDL语言的FPGA工程分析的软件系统,该软件系统名为VHDL功能模块划分系统。该软件系统可以自动对基于VHDL语言的FPGA工程进行功能模块划分和模块拓扑关系分析。依据VHDL设计语言的层次化设计思想对整个FPGA工程进行功能模块的划分,将关注焦点放在规模较小的功能模块的优化设计上,从而达到提高工作效率,保证电子系统具有高可靠性的目的。阐述了层次化设计思想和层次化设计中需要的VHDL语言相关知识。讲解了VHDL功能模块划分系统中相关的重要概念以及总体结构。VHDL功能模块划分系统包括两部分：功能模块划分分析部分和模块拓扑关系分析部分。功能模块划分部分首先阐述了功能模块划分准则,以此准则来划分功能模块。模块拓扑关系分析阐述了顶层文件模块关系分析的具体方法,说明了子功能模块模块关系分析与顶层文件模块关系分析的相似性与差异。下面具体说明功能模块划分部分和模块拓扑关系部分的内容。功能模块划分分析包括三部分内容：顶层文件功能模块划分分析、程序包功能模块划分分析、子功能模块划分分析。主要任务是扫描输入的VHDL顶层文件,根据VHDL语法规则在VHDL工程的结构体中依照关键字识别出功能模块,并将功能模块存为.vhd文件,同时识别出相关的程序包和子功能模块,按顺序找到程序包和子功能模块中的元件声明,按层次划分出每层的功能模块存为.vhd文件,每层剩余部分作为一个功能模块也存为.vhd文件。模块拓扑关系分析主要包括两部分：顶层文件模块关系分析与子功能模块模块关系分析。主要内容为对顶层文件功能模块进行分析,找到顶层功能模块中的元件例化,通过分析元件例化和元件声明,找到模块之间的拓扑关系。然后对子功能模块进行分析,通过子功能模块的元件例化和元件声明语句,识别出各子功能模块之中模块的拓扑关系,模块拓扑关系存入邻接表中,然后以规定好的准则存入生成文件中。最后通过一个实际的基于VHDL语言的FPGA工程,给出软件查找过程及运行结果。通过软件生成的内容跟工程实际情况进行比较,证明了软件划分的实用性和有效性。
徐仲夫[8]（2013）在《基于可重构技术的车载电子系统设计》文中认为随着现代电子技术的发展，采用传统的MCU、ASIC已经很难解决汽车电子设计复杂、开发周期长、成本高的问题。本设计采用可重构技术对现有的汽车电子系统结构进行改进，有助于系统功能实现，降低系统的复杂程度，便于设计和维护，减少开发周期，节约汽车电子装置的制造成本，使得设计的产品在今后的市场当中更具竞争力。本设计利用可重构技术设计车载电子系统，通过时分复用的方式在同一FPGA中实现多个车载电子装置的功能。各个车载电子装置复杂的功能设计采用高性能FPGA完成，并选用时钟频率较高的CPLD及从并配置模式实现对FPGA内部逻辑功能高速及灵活的配置。本设计采用大容量、高速的铁电存储器来存储更多的逻辑功能及提高配置的速率。本文选用收音机模组设计FM收音机模块，利用红外遥控方式实现汽车密码锁的功能，采用超声波测距原理完成汽车倒车时的障碍物探测工作，并根据实际情况完成各装置功能的转换。本设计利用ISE仿真开发软件完成功能模块的开发任务，利用VHDL硬件描述语言实现各个模块的功能。本设计不仅能应用于复杂逻辑的车载电子系统当中，还可用于对于实时性要求不高的复杂、多任务系统，具有较强实用性和广泛适用性。基于可重构技术的车载电子系统将成为未来汽车电子设计的理想选择，在未来汽车电子市场将会有广阔的发展前景。
王晓光[9]（2012）在《基于FPGA的ADS7817驱动电路设计》文中进行了进一步梳理随着微电子技术的发展，现场可编程逻辑门阵列FPGA（Field ProgrammableGate Array）可以实现数字电路系统设计的功能。尤其FPGA具有现场可编程的灵活性和集成度高的优点，受到工程界高度的重视。对A/D器件进行采样控制，传统的方法多数是用单片机或CPU来完成的。虽然编程简单，控制灵活，但缺点是控制周期长，速度慢。特别是当A/D本身的采样速度比较快时，CPU的慢速极大的限制了A/D高速性能的利用。而CPLD（Complex Programmable Logic Device）/FPGA（Field Programmable Gate Array）最明显的特点是高集成度、高速度和高可靠性。利用CPLD/FPGA目标器件设计A/D采样控制器，完成控制ADS7817的工作，并通过计算机时序仿真结果验证了该控制器的正确性。
张同升[10]（2012）在《基于FPGA数据加密系统中信息传输可靠性研究》文中研究说明信息技术的发展极大地加速了全球信息化的进程，改变了人们的生活方式。而数据的安全性传输的问题也日益突出。信息安全作为一门新兴学科而日益受到重视。信息安全涉及到两个方面的问题：第一个就是保密性问题，由于信息在网络传输过程中容易被窃听，所以我们必须对要传输的数据进行加密，防止其泄露。数据加密技术是防止数据泄露的主要技术手段之一；第二个就是数据的完整性问题，其主要是为了保证在网络中传输的数据完整性，确保其不被修改。香农定理是信息论学科最重要理论基础之一，其对信道编码技术提供了可行性的理论依据。本文首先介绍了密码学的基本理论和信息论基本原理，阐述了经典密码学和现代密码学的加、解密原理。设计了A5/1流密码。阐述了信道编码技术的基本原理以及硬件实现的可行性，介绍了汉明码和CRC码的编解码方法及其FPGA设计。介绍了EDA相关知识和设计流程，详细阐述了数据加密系统的FPGA设计及其测试环节。并将上述的信道编码理论融入其中以提高信息传输的可靠性。论文最后阐述了散列算法的基本原理并从生日悖论角度证明了其可以作为报文鉴别系统算法，设计了基于散列算法的报文鉴别系统。为加密系统的信息安全、可靠的传输提供了一种解决方案。
二、基于VHDL语言的FPGA设计（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、基于VHDL语言的FPGA设计（论文提纲范文）
（1）“FPGA”课程教学模式的改革研究（论文提纲范文）
| 0 引言 |
| 1“FPGA”课程的传统教学 |
| 1.1 理论部分 |
| 1.2 实验部分 |
| 2“FPGA”课程的教学探索 |
| 2.1 理论部分 |
| 2.2 实验部分 |
| 2.3 项目式教学的实施 |
| 2.4 教学考核 |
| 3 结语 |
（2）基于FPGA的1553B总线远置终端的设计（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 课题背景 |
| 1.2 1553B总线远置终端国内外研究现状 |
| 1.3 论文的组织结构 |
| 1.4 本章小结 |
| 2 1553B总线简介 |
| 2.1 1553B总线硬件要求 |
| 2.2 1553B总线通信系统组成 |
| 2.3 1553B总线数据协议格式 |
| 2.3.1 命令字 |
| 2.3.2 数据字 |
| 2.3.3 状态字 |
| 2.4 1553B总线消息传输格式 |
| 2.4.1 普通消息传输方式 |
| 2.4.2 广播消息传输方式 |
| 2.5 本章小结 |
| 3 基于FPGA的远置终端的设计与分析 |
| 3.1 逻辑设计基础 |
| 3.1.1 开发工具介绍 |
| 3.1.2 VHDL语言介绍 |
| 3.2 FPGA各模块设计 |
| 3.2.1 接口译码模块 |
| 3.2.2 链路处理模块 |
| 3.2.3 协议处理模块 |
| 3.2.4 信息配置模块 |
| 3.2.5 信息存储模块 |
| 3.2.6 定时模块 |
| 3.3 顶层仿真 |
| 3.4 综合 |
| 3.5 布局布线 |
| 3.5.1 资源使用情况 |
| 3.5.2 静态时序分析 |
| 3.6 代码覆盖率分析 |
| 3.7 小结 |
| 4 远置终端硬件平台的设计与实验 |
| 4.1 远置终端硬件整体结构电路设计 |
| 4.2 远置终端硬件电路搭建 |
| 4.2.1 FPGA及其外围电路 |
| 4.2.2 收发器与耦合电路 |
| 4.2.3 电平转换电路 |
| 4.3 板级测试与分析 |
| 4.4 功耗分析 |
| 4.5 PCB面积分析 |
| 4.6 功能分析 |
| 4.7 本章小结 |
| 5 总结与展望 |
| 5.1 工作总结 |
| 5.2 工作展望 |
| 致谢 |
| 参考文献 |
| 攻读学位期间主要研究成果 |
（3）基于FPGA的智能交通信号控制系统设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 论文研究背景和意义 |
| 1.2 国内外研究现状 |
| 1.3 赣州交通管理现状和智能交通建设情况 |
| 1.4 论文的研究内容和组织结构 |
| 第二章 交通信号控制理论概述 |
| 2.1 智能交通系统概述 |
| 2.1.1 系统起源 |
| 2.1.2 系统发展概述 |
| 2.1.3 基于模糊控制的交通控制系统 |
| 2.2 交通信号控制系统整体方案设计 |
| 2.2.1 功能需求分析 |
| 2.2.2 系统整体框图 |
| 2.2.3 论文的关键技术 |
| 第三章 基于FPGA的信号控制技术 |
| 3.1 FPGA技术概述 |
| 3.1.1 FPGA技术简述 |
| 3.1.2 FPGA技术结构 |
| 3.1.3 FPGA技术发展方向 |
| 3.2 硬件描述语言知识简介 |
| 3.3 ISE工具简介 |
| 3.4 系统的硬件设计 |
| 3.4.1 系统的总体仿真 |
| 3.4.2 车辆检测子模块 |
| 3.4.3 车流量统计子模块 |
| 3.4.4 信号灯控制模块 |
| 3.5 外围电路设计 |
| 3.6 FPGA芯片功能实现 |
| 第四章 智能交通信号控制系统整体方案设计 |
| 4.1 交通信号控制系统概述 |
| 4.2 基于FPGA技术的交通控制功能 |
| 4.2.1 操作显示功能 |
| 4.2.2 信号机方案管理 |
| 4.2.3 信号机特殊状态控制 |
| 4.2.4 点、线、面协调控制 |
| 第五章 系统模块设计与仿真分析 |
| 5.1 车流量统计模块设计和仿真 |
| 5.2 时钟模块设计和仿真 |
| 5.3 交通信号控制模块设计和仿真 |
| 5.3.1 东西直行和左拐弯模块 |
| 5.3.2 南北直行和左拐弯模块 |
| 5.3.3 交通信号控制模块仿真结果分析 |
| 5.3.4 赣州城区10条道路绿波控制及测试效果 |
| 5.3.5 赣州城区4个拥堵区域协调控制及测试效果 |
| 第六章 总结和展望 |
| 参考文献 |
（4）双通道自动化高压直流绝缘电阻测试仪的设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 绝缘电阻测试仪国内外研究现状 |
| 1.3 本文的主要贡献与创新 |
| 1.4 本论文的结构安排 |
| 第二章 测试仪总体设计 |
| 2.1 技术方案 |
| 2.2 技术路线 |
| 2.2.1 下位机测试仪 |
| 2.2.2 上位机软件 |
| 2.3 工作原理 |
| 2.4 本章小结 |
| 第三章 硬件系统的设计 |
| 3.1 高压直流电源电路板设计 |
| 3.2 继电器控制板设计 |
| 3.3 ADC采样电路设计 |
| 3.4 高压电源转换及控制电路板设计 |
| 3.5 本章小结 |
| 第四章 软件系统设计 |
| 4.1 软件总体结构 |
| 4.2 下位机软件设计 |
| 4.2.1 主程序 |
| 4.2.2 通讯子程序 |
| 4.2.3 ADC数据采集子程序 |
| 4.2.4 继电器控制子程序 |
| 4.3 上位机软件设计 |
| 4.3.1 绝缘测试模块 |
| 4.3.2 设置测试点位模块 |
| 4.3.3 设置测试电压模块 |
| 4.3.4 读取ADC采样并计算模块 |
| 4.3.5 FIR滤波器模块 |
| 4.3.6 校准电压通道模块 |
| 4.3.7 校准电阻模块 |
| 4.4 出错处理对策 |
| 4.5 维护设计 |
| 4.6 本章小结 |
| 第五章 测试仪工作情况介绍 |
| 5.1 电阻测试仪用途及功能 |
| 5.2 测试仪组成 |
| 5.3 测试仪主要技术指标 |
| 5.4 仪器工作过程 |
| 5.5 仪器校准流程 |
| 5.5.1 校准电压 |
| 5.5.2 校准电阻 |
| 5.6 测试数据分析 |
| 5.7 测试仪的维护和保养 |
| 5.8 本章小结 |
| 第六章 总结与展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（5）基于FPGA的CCD漂移扫描成像控制技术的研究（论文提纲范文）
| 摘要 |
| Absract |
| 第一章 绪论 |
| 1.1 课题的研究背景 |
| 1.2 CCD的发展状况及应用 |
| 1.2.1 国内外的发展状况 |
| 1.2.2 CCD及漂移扫描成像技术简述 |
| 1.3 本文所做的工作及安排 |
| 1.3.1 本文所做的工作 |
| 1.3.2 本文的安排 |
| 第二章 CCD原理及相关介绍 |
| 2.1 CCD工作原理 |
| 2.1.1 电荷的产生和存储 |
| 2.1.2 电荷的耦合 |
| 2.1.3 电荷的注入 |
| 2.1.4 电荷的检测 |
| 2.2 CCD的分类 |
| 2.3 CCD的特性参数 |
| 2.3.1 转移效率η和转移损失率ε |
| 2.3.2 工作频率f |
| 2.3.3 光谱响应 |
| 2.3.4 暗电流 |
| 2.3.5 噪声 |
| 2.3.6 分辨率 |
| 2.4 CCD技术应用 |
| 2.5 CCD漂移扫描技术 |
| 2.6 CCD47-20参数介绍 |
| 2.7 本章小结 |
| 第三章 CCD漂移扫描控制电路设计 |
| 3.1 FPGA的介绍 |
| 3.2 硬件电路的设计 |
| 3.3 FPGA的外置电路 |
| 3.3.1 时钟晶振电路 |
| 3.3.2 JTAG电路 |
| 3.3.3 MAX706电路部分 |
| 3.4 电源电路设计 |
| 3.5 时序传输部分 |
| 3.6 本章小结 |
| 第四章 CCD控制时序设计 |
| 4.1 语言的设计流程 |
| 4.2 ISE介绍 |
| 4.3 VHDL语言描述 |
| 4.4 CCD时序 |
| 4.4.1 产生时序的方法分类 |
| 4.4.2 CCD的整个过程 |
| 4.4.3 帧转移阶段 |
| 4.4.4 行转移阶段 |
| 4.4.5 水平读出 |
| 4.5 本章小结 |
| 第五章 调试及试验验证 |
| 5.1 电路板的调试 |
| 5.2 软件的仿真 |
| 5.3 CCD控制波形测试 |
| 5.4 CCD漂移扫描成像验证试验 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
（6）基于RNS的数字滤波器的FPGA设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 研究背景和意义 |
| 1.2 国内外研究现状 |
| 1.3 论文主要工作和章节安排 |
| 1.3.1 论文主要工作 |
| 1.3.2 论文章节安排 |
| 第2章 FIR滤波器及FPGA的基本理论 |
| 2.1 FIR滤波器的基本概念 |
| 2.2 FIR滤波器的结构 |
| 2.3 FPGA设计流程 |
| 2.4 本章小结 |
| 第3章 RNS的定义及余数基的选择 |
| 3.1 RNS的定义 |
| 3.2 余数基的选择 |
| 3.3 本章小结 |
| 第4章 基于RNS的FIR低通滤波器的FPGA设计与实现 |
| 4.1 基于RNS的FIR低通滤波器的设计指标及系数提取 |
| 4.1.1 基于RNS的FIR低通滤波器的设计指标 |
| 4.1.2 滤波器系数提取 |
| 4.2 基于RNS的FIR低通滤波器的体系架构 |
| 4.3 基于RNS的运算单元的设计 |
| 4.3.1 模2~n-1加法器的设计 |
| 4.3.2 模2~n+1加法器的设计 |
| 4.3.3 模2~n-1乘法器的设计 |
| 4.3.4 模2~n+1乘法器的设计 |
| 4.3.5 前向转换器的设计 |
| 4.3.6 后向转换器的设计 |
| 4.4 基于RNS的FIR低通滤波器的设计 |
| 4.5 基于RNS的FIR低通滤波器的硬件测试 |
| 4.6 性能对比 |
| 4.7 本章小结 |
| 第5章 基于RNS的双正交小波滤波器组的FPGA设计与实现 |
| 5.1 基于RNS的双正交小波滤波器组的体系架构 |
| 5.2 基于RNS的双正交小波滤波器组的设计 |
| 5.3 基于RNS的双正交小波滤波器组的硬件测试 |
| 5.4 性能对比 |
| 5.5 本章小结 |
| 第6章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间从事的科研工作及取得的成果 |
（7）基于VHDL的FPGA工程模块划分和关系研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 课题的研究背景 |
| 1.1.1 单粒子效应 |
| 1.1.2 单粒子翻转是导致航天电子系统异常运作的最关键原因 |
| 1.1.3 影响单粒子效应的主要因素分析 |
| 1.2 论文的主要研究思路和研究方法 |
| 1.3 论文的结构 |
| 1.4 本章小结 |
| 第二章 VHDL语言介绍 |
| 2.1 VHDL语言定义及特点 |
| 2.2 VHDL语言的程序结构概述 |
| 2.3 VHDL语言的结构组成 |
| 2.3.1 程序包和库的调用 |
| 2.3.2 实体声明 |
| 2.3.3 结构体 |
| 2.3.4 VHDL语言描述语句 |
| 2.4 VHDL描述方式 |
| 2.5 本章小结 |
| 第三章 VHDL功能模块划分系统 |
| 3.1 VHDL层次化设计 |
| 3.1.1 层次化设计概述 |
| 3.1.2 VHDL层次化设计基础 |
| 3.1.3 基于VHDL的层次化设计 |
| 3.2 开发环境以及系统基本要求 |
| 3.3 功能模块划分系统的总体设计 |
| 3.3.1 功能模块划分系统相关知识介绍 |
| 3.3.2 VHDL功能模块划分系统的总体结构 |
| 3.4 C语言与VHDL语言的区别 |
| 3.4.1 大小写说明 |
| 3.4.2 端口相关说明 |
| 3.5 本章小结 |
| 第四章 功能模块划分分析 |
| 4.1 功能模块划分准则 |
| 4.2 划分流程 |
| 4.2.1 顶层文件内部定位分析 |
| 4.2.2 顶层文件功能模块划分分析 |
| 4.2.3 程序包功能模块划分分析 |
| 4.2.4 子功能模块功能模块划分分析 |
| 4.3 本章小结 |
| 第五章 模块拓扑关系分析 |
| 5.1 顶层文件模块关系分析 |
| 5.2 子功能模块模块关系分析 |
| 5.3 生成文件 |
| 5.4 本章小结 |
| 第六章 软件结果及验证 |
| 6.1 验证流程 |
| 6.2 功能模块划分验证 |
| 6.3 模块拓扑关系验证 |
| 6.4 本章小结 |
| 第七章 结论和展望 |
| 7.1 本文研究内容总结 |
| 7.2 研究展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
| 1. 基本情况 |
| 2. 教育背景 |
| 3. 攻读硕士学位期间的研究成果 |
（8）基于可重构技术的车载电子系统设计（论文提纲范文）
| 摘要 |
| Abstract |
| 目录 |
| 第1章 绪论 |
| 1.1 课题来源及研究目的和意义 |
| 1.2 可重构技术国内外研究现状及分析 |
| 1.3 车载电子系统国内外研究现状 |
| 1.4 本设计主要研究内容 |
| 第2章 可重构系统构成原理 |
| 2.1 FPGA 简介 |
| 2.2 系统软件开发环境及 VHDL 语言简介 |
| 2.2.1 ISE10.1 简介 |
| 2.2.2 VHDL 语言简介 |
| 2.3 基于 FPGA 的可重构系统方案设计 |
| 2.3.1 可重构技术原理 |
| 2.3.2 基于 FPGA 可重构系统的构成 |
| 2.3.3 FPGA 配置模式设计 |
| 2.3.4 FPGA 配置控制器设计 |
| 2.3.5 FPGA 配置存储器设计 |
| 2.3.6 FPGA 配置文件选择 |
| 2.4 车载电子系统方案设计 |
| 2.4.1 FM 收音机模块方案设计 |
| 2.4.2 红外遥控电子密码锁方案设计 |
| 2.4.3 汽车倒车防撞雷达模块方案设计 |
| 2.5 本章小结 |
| 第3章 基于可重构技术的车载电子系统模块设计 |
| 3.1 电源电路设计 |
| 3.2 FPGA 可重构模块设计 |
| 3.2.1 可重构模块硬件电路设计 |
| 3.2.2 CPLD 配置控制器 VHDL 语言实现 |
| 3.3 FM 收音机模块设计 |
| 3.3.1 FM 收音机模块硬件电路设计 |
| 3.3.2 FM 收音机模块 VHDL 语言实现 |
| 3.4 红外遥控电子密码锁模块设计 |
| 3.4.1 红外遥控器的电路设计 |
| 3.4.2 电子密码锁模块的实现 |
| 3.4.3 液晶显示单元设计 |
| 3.5 汽车倒车防撞雷达的设计 |
| 3.5.1 信号发射极接收单元设计 |
| 3.5.2 汽车倒车防撞雷达模块的 VHDL 语言实现 |
| 3.5.3 显示及报警模块设计 |
| 3.6 本章小结 |
| 第4章 基于可重构技术的车载电子系统仿真验证 |
| 4.1 CPLD 配置控制器时序仿真 |
| 4.1.1 CPLD 读铁电存储器时序仿真 |
| 4.1.2 CPLD 配置 FPGA 时序仿真 |
| 4.2 FM 收音机模块时序仿真 |
| 4.3 红外遥控电子密码锁模块时序仿真 |
| 4.3.1 电子密码锁时序仿真 |
| 4.3.2 液晶模块时序仿真 |
| 4.4 汽车倒车防撞雷达模块时序设计 |
| 4.4.1 超声波发送及接收模块仿真 |
| 4.4.2 语音芯片并口控制模块仿真 |
| 4.4.3 倒车时液晶模块状态 |
| 4.5 本章小结 |
| 结论 |
| 参考文献 |
| 攻读学位期间发表的学术论文 |
| 致谢 |
（9）基于FPGA的ADS7817驱动电路设计（论文提纲范文）
| 中文摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 研究背景 |
| 1.2 研究目的和意义 |
| 1.3 研究现状及发展 |
| 1.4 小结 |
| 第2章 设计平台介绍 |
| 2.1 EDA 技术介绍 |
| 2.1.1 EDA 技术的基本概念 |
| 2.1.2 EDA 的发展 |
| 2.1.3 基于 EDA 的 FPGA 开发 |
| 2.1.4 EDA 的应用 |
| 2.2 FPGA 介绍 |
| 2.2.1 FPGA 的基本结构 |
| 2.2.2 FPGA 的分类 |
| 2.2.3 FPGA 的应用 |
| 2.3 硬件描述语言 VHDL 介绍 |
| 2.3.1 VHDL 语言描述 |
| 2.3.2 VHDL 语言的优点 |
| 2.3.3 VHDL 语言设计方法 |
| 2.4 Quartus II 简介 |
| 2.4.1 Quartus II 的结构 |
| 2.4.2 Quartus II 的设计流程 |
| 2.5 小结 |
| 第3章 ADS7817 的驱动电路的硬件设计 |
| 3.1 A/D 转换器的主要技术指标 |
| 3.2 ADS7817 工作原理 |
| 3.3 ADS7817 与 FPGA 的硬件连接 |
| 3.4 VHDL 语言实现的接口软件编程 |
| 3.5 小结 |
| 第4章 ADS7817 的驱动电路设计与仿真 |
| 4.1 ADS7817 接口的控制信号 |
| 4.1.1 DCLOCK 信号的生成 |
| 4.1.2 CS 控制信号 |
| 4.2 仿真与结果分析 |
| 4.3 小结 |
| 结论 |
| 参考文献 |
| 致谢 |
（10）基于FPGA数据加密系统中信息传输可靠性研究（论文提纲范文）
| 中文摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外同类课题研究现状及发展趋势 |
| 1.3 本文主要研究内容 |
| 1.4 本文的结构安排 |
| 第2章 密码学概述和信息论基础 |
| 2.1 密码学概述 |
| 2.2 信息论基础 |
| 2.2.1 熵的概念 |
| 2.2.2 香农(Shannon)保密系统信息理论 |
| 2.3 密码学概论 |
| 2.3.1 密码学基本概念 |
| 2.3.2 经典加密算法 |
| 2.3.3 现代加密算法 |
| 2.3.4 加密系统的安全保密性 |
| 2.4 序列密码理论 |
| 2.4.1 线性反馈移位寄存器 |
| 2.4.2 m 序列及其基本性质 |
| 2.4.3 本原多项式 |
| 2.4.4 m 序列的性质 |
| 2.5 A5/1 加密算法 |
| 2.5.1 A5/1 算法原理 |
| 2.5.2 A5/1 算法的硬件实现 |
| 2.6 A5/1VHDL 语言设计 |
| 2.6.1 m 序列的 VHDL 语言设计 |
| 2.6.2 多数函数发生器的 VHDL 语言设计 |
| 2.6.3 异或模块设计 |
| 2.6.4 A5/1 总体设计 |
| 2.7 本章小结 |
| 第3章 通信系统信道编码技术研究 |
| 3.1 通信系统的信道编码理论基础 |
| 3.1.1 线性分组码概述 |
| 3.1.2 线性分组的基本原理 |
| 3.2 汉明码 |
| 3.2.1 汉明码编码原理 |
| 3.2.2 汉明码译码原理 |
| 3.2.3 汉明码的 VHDL 语言设计 |
| 3.3 循环码 |
| 3.3.1 码多项式的模运算 |
| 3.3.2 循环码的生成矩阵 |
| 3.3.3 寻找任意(n,k)循环码的生成多项式的方法 |
| 3.3.4 循环码的编解码方法 |
| 3.4 循环码的 VHDL 语言设计 |
| 3.4.1 循环码编码过程的 VHDL 语言设计 |
| 3.4.2 循环码解码过程的 VHDL 语言设计 |
| 3.5 本章小结 |
| 第4章 基于 FPGA 数据加密系统的研究与设计 |
| 4.1 EDA 设计方法与步骤 |
| 4.1.1 EDA 设计工具介绍 |
| 4.1.2 EDA 设计步骤 |
| 4.2 基于 VHDL 语言的 UART 设计 |
| 4.2.1 UART 概述 |
| 4.2.2 波特率发生器设计 |
| 4.2.3 UART 发生器发送部分设计 |
| 4.2.4 UART 发生器发送部分设计 |
| 4.3 基于 FPGA 数据加密系统设计 |
| 4.3.1 UART 加密系统设计原理 |
| 4.3.2 数据加密系统设计 |
| 4.4 加密系统测试 |
| 4.5 本章小结 |
| 第5章 散列函数报文鉴别系统研究与设计 |
| 5.1 散列函数 |
| 5.1.1 散列函数性质 |
| 5.1.2 散列函数安全性 |
| 5.1.3 简单散列函数构造 |
| 5.2 安全散列算法 |
| 5.2.1 SHA-1 算法原理 |
| 5.2.2 SHA-1 算法的压缩函数 |
| 5.2.3 SHA-1 算法的 VHDL 语言设计 |
| 5.3 MD5 算法 |
| 5.3.1 MD5 算法原理 |
| 5.3.2 MD5 算法压缩函数 |
| 5.3.3 MD5 算法的 VHDL 语言设计 |
| 5.4 散列函数的鉴别系统设计 |
| 5.4.1 报文鉴别的必要性 |
| 5.4.2 散列算法报文鉴别系统 |
| 5.4.3 散列算法的报文鉴别系统设计 |
| 5.5 本章小结 |
| 结论 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间发表的论文与成果 |
| 攻读硕士学位期间参加的科研项目 |
四、基于VHDL语言的FPGA设计（论文参考文献）
- [1]“FPGA”课程教学模式的改革研究[J]. 陈卫兵,陈曙光. 工业和信息化教育, 2020(03)
- [2]基于FPGA的1553B总线远置终端的设计[D]. 代全炜. 西安理工大学, 2019(01)
- [3]基于FPGA的智能交通信号控制系统设计[D]. 徐厚意. 江西理工大学, 2019(02)
- [4]双通道自动化高压直流绝缘电阻测试仪的设计与实现[D]. 唐一哲. 电子科技大学, 2019(01)
- [5]基于FPGA的CCD漂移扫描成像控制技术的研究[D]. 于朋辉. 陕西师范大学, 2019(01)
- [6]基于RNS的数字滤波器的FPGA设计与实现[D]. 李双巧. 重庆邮电大学, 2018(01)
- [7]基于VHDL的FPGA工程模块划分和关系研究[D]. 桑林海. 西安电子科技大学, 2014(04)
- [8]基于可重构技术的车载电子系统设计[D]. 徐仲夫. 哈尔滨理工大学, 2013(08)
- [9]基于FPGA的ADS7817驱动电路设计[D]. 王晓光. 黑龙江大学, 2012(S1)
- [10]基于FPGA数据加密系统中信息传输可靠性研究[D]. 张同升. 黑龙江大学, 2012(10)